Intel CEOのLip-Bu Tan氏は、チップ設計においてA0ステッピングでの量産達成を必須とする新方針を社内に導入していることを明らかにしました。
A0量産を必達とする新方針。C0以上のリスピンは解雇対象
Tan氏は2026年5月19日に開催されたJPモルガンのGlobal Technology, Media and Communications Conferenceで講演し、Intel社内に「A0量産」を求める文化を導入していると述べました。同氏によると、初回テープアウトから問題なく量産可能なA0ステッピングを基本とし、修正版となるB0までは担当者の雇用を維持するものの、C0以上のリスピンが発生した場合は解雇対象になるとのことです。
なお、A0は初回テープアウトで最初に製造されるステッピングのことで、機能・性能・歩留まりの面で量産品質に達した状態を示しています。NVIDIAなど一部の企業はA0量産を実現していますが、Intelは複数回のリスピンを経て製品化に至るのが通例となっており、Tan氏はテープアウト前の設計検証や採用IPの認証プロセスを自ら確認していることも明らかにしています。
同氏は半導体設計ツール大手のCadence Design Systems前CEOであり、技術畑出身のCEOとして設計現場の規律に踏み込む発言を重ねてきました。
Sapphire Rapidsで12回リスピンの過去も
Intelの過去製品ではA0量産には程遠い事例が確認されており、サーバー向けのXeon「Sapphire Rapids」では約500件のバグが報告され、A0からE5まで12種類のステッピングを経て出荷に至った経緯があります。Tan氏はIntelの従来の設計文化にこうした規律が欠けていたことを公の場で認めています。
この方針が浸透すれば開発サイクルの短縮や供給安定化が期待できる一方、リスク回避型の設計選択により野心的な性能向上が抑制されるトレードオフも考えられます。
