GoogleがTPUv8eと呼ばれる次世代AIチップの製造にIntel FoundryのEMIB（Embedded Multi-Interconnect Bridge）パッケージング技術を採用する見通しであることが、台湾紙の工商時報の報道により明らかになりました。
GoogleがTPUv8eでIntel Foundryと提携か
GoogleはAIワークロード向けに自社設計のTPU（Tensor Processing Unit）を展開しており、現行世代のTPU8i（Sunfish、推論向け）とTPU8t（Zebrafish、学習向け）はいずれもTSMCのCoWoS（Chip-on-Wafer-on-Substrate）技術を用いて製造されています。これら現行世代についてはTSMCが初期の再設計上の課題を解消したことを受け、ウェハー割当を当初の7万枚から16万枚へ拡大する計画で、2026年5月からリスク生産が始まる見通しです。最終的には約320万個のCoWoSパッケージチップが供給される計算となります。
ただし、AIチップ需要の急増によりTSMCのCoWoS生産能力は逼迫しており、パッケージング工程はAIチップ供給のボトルネックの一つとして指摘されています。そのため、Googleが次世代TPUv8eでは新たにIntelのパッケージングも採用し、ボトルネックの解消を目論んでいるようです。
Compute DieはGoogle自製、I/OはMediaTekが担当
工商時報によると、次世代TPUv8eではCompute DieをGoogle自身が設計し、I/Oおよびバックエンド設計はMediaTekが担当、最終的なパッケージングをIntel FoundryがEMIB技術で行う構成となるとのことです。EMIBはTSMCのCoWoS（2.5D）と比較して低コストかつスケーラブルな設計が可能とされており、AIチップ向けパッケージングの新たな選択肢として位置付けられます。
一方、上位モデルのTPUv8pは引き続きBroadcomがCompute Die、I/O、バックエンド設計を一括で担当し、TSMCのCoWoS／SoIC技術でパッケージングされるとされています。両モデルとも投入時期は2027年第4四半期を予定しており、コードネーム「Humufish」と呼ばれる次世代TPUv8シリーズは2028年末までに350万個に到達する見込みです。
Googleがこうした分業体制を採用した背景には、Broadcom一極依存からの脱却とパッケージング供給先の分散があると考えられます。特に、TSMCに関してはCoWoSなどのパッケージングがボトルネックになっているほか、需要集中により価格も高水準にあるとされています。そのため、一部製品をIntelなどにアウトソースすることで、供給能力やコストの改善を図る狙いがあると見られています。
なお、Intelは顧客名を自ら公表しない方針を取っているため、今回の情報も同社からの正式発表ではない点には留意が必要です。ただし、Intel Foundryは先日Teslaを14Aプロセスの大口顧客として確保したと報じられたばかりで、今回のGoogle案件が事実であれば短期間で大手2社を相次いで獲得することになり、長らく停滞していたファウンドリ事業にとって明確な転換点になりつつあるといえそうです。
