TSMC 2nmの製造コストは3nmの1.5倍ほど。多くのメーカーは旧プロセスを活用する？
TSMCでは2023年から3nmプロセスを用いた半導体製品の製造を開始しており、その最初の顧客はAppleでしたが、2024年にはAMD、NVIDIA、Qualcommなど多くの企業がこの3nmを利用するとみられています。ただ、TSMCでは3nmの次世代プロセスである2nmプロセスについても研究開発を進めており、2025年から2026年には2nmが実用化されるとみられています。
しかし、この2nmについて既に高価な3nmプロセスからさらに製造価格が押し上げられる見通しで、多くの企業が性能を犠牲に、3nmを長い間利用するという選択を行うかもしれないようです。
TSMCの半導体ウェハーについては7nmまでは$10,000（145万円）でしたが、5nmになると1.6倍の$16,000で大きくコストが上がりました。また、3nmではさらに25%増しの$20,000に上がっていますが、Digitimesによると2nmではウェハーあたりの単価は$30,000と再び1.5倍に増える見通しになります。
プロセス微細化により各ダイは縮小傾向にあり、1枚のウェハーから取れるダイ数も増えます。そのため、コストが上がっても多少はペイできますがキャッシュに使うSRAMなどはプロセス微細化の恩恵を受けにくい割に最近のCPUやGPUではキャッシュ面積を大きく取る傾向にあるためプロセス微細化によるコスト増はNVIDIAやAMD、Appleなどには大きな負担になります。
台積電遭全面性修正 高盛亮刀後曝多空前景 – 日報 – 工商時報 (ctee.com.tw)
そのため、ゴールドマンサックスによるとTSMCの各先端プロセスについては稼働率が当初予想を下回っており、当初は2023年と2024年の稼働率は40%と71%だったものが、新しい予測では2023年が36%、2024年は65%と4~6%低下する見通しのようです。
2nmについては実用化は2025年以降でまだまだ先ですが、コストが押し上げられることや設計にかかるコストも増えることからおそらく2025年以降も2nmなど最先端プロセスを採用する製品はごく一部で多くの製品は1世代古い3nmなどを活用していくものと考えられています。
なお、生成AIなどのブームで多くの企業はNVIDIAのHopper H100などを手に入れようとしており、このような企業が最先端プロセスを求めると考えらえていますが、AI用ハードウェアの需要が一巡した後は当然ながら需要が下がる見通しであるため、2024年以降はNVIDIAやAMDもコストが高い最先端プロセスに積極的に投資を進めることには慎重になる可能性もありそうです。
コメント