AMD Zen 6 の3D V-Cacheは最大240MBのL3キャッシュを搭載可能な設計
AMDは2026年後半に次世代CPUアーキテクチャーであるZen 6を搭載したデスクトップ向けCPUのRyzenの投入を計画しており、既にCCD1基辺りのコア数が8コアから12コアに増えることや、初代Ryzenから基本的な設計は見直されてこなかったCCDとI/Oダイ間の通信などが刷新されるなど大きな変更が入ったCPUになっていますが、このZen 6搭載Ryzenの中でゲーミング性能を重視した3D V-Cacheモデルについても現行の3D V-Cacheから大きなスペック向上が図られることがリークで明らかになりました。
Moore’s Law is Deadからのリーク情報によるとZen 6アーキテクチャーに搭載される3D V-Cacheは容量の向上が図られる見通しで、3D V-Cacheの容量は現行の64MBから96MBに増量されるとのことです。また、3D V-Cacheのレイヤー数も最大2スタックに増やすことが可能になるとのことで、CPU内蔵のL3キャッシュ48MBに加え、1スタック96MBの3D V-Cacheを2スタック搭載することで合計240MBのL3キャッシュを搭載することが可能になるとのことです。
ただ、2スタック化に関しては製造の手間や歩留まりが下がるなどコストがかかる構造であるためゲーミング性能など飛躍的に向上するなど明確なメリットが無ければコンシューマー向けには採用されない可能性の方が高いようです。そのため、現時点では3D V-Cacheを搭載するZen 6に関しては1スタックの3D V-Cacheを採用する可能性の方が高いようです。
Zen 6については現時点ではCCD1基あたりのコア数は最大12コアに設定されているため、CCDあたりのL2キャッシュ容量は最大12MB、L3キャッシュは最大48MBに設定されます。そのため、Ryzen 7 9800X3Dの後継モデルのようにCCD1基のみを搭載する3D V-CacheモデルではL2キャッシュ12MB、CPU内蔵のL3キャッシュが48MB、そして3D V-Cacheが96MBで合計156MBのキャッシュ容量に。
上位モデルでCCDを2基搭載するモデルでは片側のみ3D V-Cacheになっても合計216MBのキャッシュ容量を持つなど現行のRyzen 9 9950X3Dの144MBを大きく上回ることが予想されています。
なお、AMDのZen 6アーキテクチャーと競合するIntelのNova Lake-S CPUは最上位モデルでは16P+32E+4LPEの合計52コアに、またミドルレンジモデルでは『big Last Level Cache』と呼ばれる3D V-Cacheに似た大容量キャッシュを搭載すると言うことが噂されているため、AMDも優位性を保つには出し惜しみの無いスペックでZen 6搭載Ryzenを発売することが必要と考えられますので、どのようなCPUに仕上がるのか今後の動向に注目です。
AMD Zen 6 240MB X3D IPC Leak | Moore’s Law is Dead
コメント
コメント一覧 （1件）
サーバー用途以外にもそれほどの容量を積んだCPUが発売される可能性があるということか。