AMD Zen 7 に関するリーク情報が登場。L3キャッシュを別チップ化した3Dコア版が新たに登場へ

AMD Zen 7 に関するリーク情報が登場。L3キャッシュを別チップ化した3Dコア版が新たに登場へ

AMDは、2024年にZen 5アーキテクチャを市場に投入し、その次世代となるZen 6アーキテクチャ搭載製品を2026年に計画するなど、約2年ごとの製品サイクルを維持しています。今回、さらにその先の2028年頃の登場が見込まれる次々世代CPUアーキテクチャ『Zen 7』に関する初期のリーク情報が明らかになりました。

リークによると、AMDはZen 7においても、ベースとなるCPUアーキテクチャから複数の派生モデルを開発する計画のようです。具体的には、IPC（クロックあたりの命令実行数）と動作クロックを重視した『Zen 7 Classic』、多コア化を追求した『Zen 7c (Dense)』といった、現行のZen 5と同様のラインナップに加え、新たにコアあたりの性能に特化した『Zen 7 3D Core』という新しいタイプのCPUが登場するとのことです。

この新しい『Zen 7 3D Core』は今まで投入されてきた3D V-Cacheとは異なりCPUコア自体を3Dに積層した構造になるようです。

IPCは開発目標としてはZen 6に対して15~25%向上を目指しており、現時点で積み上げられている実現可能な性能としてはSpecINT17において20%ほどの向上が見込まれているようです。

Zen 7 3D Coreの具体的な構造はベースとなるチップレットにL3キャッシュを搭載し、その上にL2キャッシュまでを含むCPUコアを内蔵した別のチップレットを積層するという、Zen 5世代の3D V-Cache技術と似たコンセプトが採用されるようです。

ただし、従来の3D V-CacheはL2やL3キャッシュを含めたCPUコアに追加でL3キャッシュを重ねて1つのチップレットとして構成していますが、Zen 7 3D CoreではL3キャッシュ専用のチップレットとCPUコアとL2キャッシュを搭載したチップレットがそれぞれ独立して存在し、この2つの異なるチップレットをシリコン貫通電極(TSV)技術で垂直に接続することで1つのCPUとして機能すると言う構造になっており、この構造からZen 7『3D Core』と呼ばれているようです。

スペックは1つのチップレットには最大33コアが搭載可能で、L2キャッシュは1コア辺り2MB、そしてチップレット側に搭載されるL3キャッシュは1コア辺り7MBとなるため、2つ合わせると合計で297MB (33コア x (2MB L2 + 7MB L3)という非常に大きなキャッシュ容量を実現すると見られています。

現行のZen 5や2026年登場のZen 6ではL2キャッシュは1MB、L3キャッシュもDenseや3D V-Cacheを除くと1コア辺り4MBに設定されているため、Zen 7ではL2キャッシュ容量が2倍に増えるほか、L3キャッシュ容量も1コア辺り1.75倍に増えています。この変更によりより高いIPCの実現が可能になり、コンシューマー向けに登場するのであれば、ゲーミング性能が飛躍的に向上が期待できると言えます。

製造プロセスについては、『Zen 7 3D Core』のCPUコアを搭載するチップレットにはTSMCの1.4nm（14A）プロセスが、そしてL3キャッシュを搭載するベースチップレットにはTSMCの4nmプロセスが採用される予定です。現在の半導体製造において、CPUのようなロジック回路は先端プロセスを採用することでトランジスタ密度向上やダイサイズ縮小の恩恵を受けやすい一方、キャッシュメモリ（SRAM）は微細化による面積縮小効果が相対的に小さく、先端プロセスを用いるとコスト効率が悪化しやすいという課題があります。そのため、AMDはCPUコア部分には先端プロセスを採用することで性能を追求し、L3キャッシュは比較的コストが低い4nmプロセスを用いることで性能とコストのバランスを実現することを狙っていると考えられます。

なお、このZen 7 3D Coreを含めたZen 7アーキテクチャーは2026年10月頃に設計完了を意味するテープアウトを迎え、2028年上半期に発売される計画で開発が進められているようです。ただ、このZen 7で採用されるTSMC 14Aに関してはTSMCが開発が予定を上回るペースで進んでいるとしながらも、2028年量産開始と明らかにしているため、2028年上半期発売は野心的と言え、実際の発売時期は2028年下半期頃になると考えられます。